【クラ特許『３次元積層』関連での初夢】（その２）《続編３》

＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

【半導体、３次元積層で進化～、日経記事】《続編３》-2022-03-15

■2026年の市場規模６兆円
ーーーーーーーーーーーーーーーーーーー
　～　省略　～

仏調査会社ヨールは３Ｄなどの技術を含む
先端半導体パッケージングの、26年の市場
規模が、21年比1.5倍の519億ドル(約6兆円)
に達すると予測する。技術革新で半導体に
新たなけん引役が生まれ関連市場も膨らむ
見通しだ。


■インテルなど規格団体　互換性を確保、
　新たな連携促す
ーーーーーーーーーーーーーーーーーーー
半導体が３Ｄ化する利点は性能向上の継続
だけではない。新しい形での分業や連携が
進む可能性がある。

先端半導体の製造コストは、技術の高度化
に伴って"雪だるま式"に膨らんでいる。
複数のチップを用いて機能を分担する３Ｄ
技術を用いれば、「中核部分のチップでは
"先端プロセス"を使い、周辺部分には"旧
世代"を用いることで、製造コストを抑えら
れる可能性がある」（業界関係者）という。

将来的には、別の会社が、設計・製造した
チップを同じパッケージに収めて、1つの
製品として機能させることも想定される。

インテルやＴＳＭＣ、韓国サムスン電子な　●●●
どの、半導体大手は２日、各社が手がける　●●●
チップの、"相互接続に関する規格団体"を　●●●
立ち上げた。
グーグルやマイクロソフト、メタといった　●●●
米ＩＴ（情報技術）勢も加わる。　　　　　●●●

■■■■■■■■■■■■■■■■■■■
■　ソニーとＴＳＭＣの密接な関係　　■　
■■■■■■■■■■■■■■■■■■■

ソニーグループは、主力の画像センサーで　◆◆◆
『いち早く、３Ｄ技術を採用』してきた。　◆◆◆

光を取り入れる画素とデジタル信号を処理　◆◆◆
する【ロジック部の"積層"】に、【"銅"を　◆◆◆
用いた独自の配線技術を活用】しており、　◆◆◆

【(熊本県で合弁工場を建設する)ＴＳＭＣ　◆◆◆
　と連携していく上で"鍵"となる技術だ】　◆◆◆
（アナリスト）との、指摘がある。　　　　◆◆◆

＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

様々なチップを組合わせる３Ｄ技術が普及
すれば、自社工場を持たず設計に特化した
ファブレス半導体メーカー同士や、組立て
技術を持つ後工程受託会社などとの"連携"
の重要性が高まる。
３Ｄ半導体の"開発・製造技術"を軸にして、
半導体メーカーの業界勢力図が変わる可能
性もある。

2022年3月14日 10:37　日経

執筆者：（龍元秀明、佐藤雅哉）

※（その３）へ続く。

【クラ特許『３次元積層』関連での初夢】（その２）《続編２》

＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

【半導体、３次元積層で進化～、日経記事】《続編２》-2022-03-15

■ＴＳＭＣが製造を請け負う
ーーーーーーーーーーーーーーーーーーー
ＡＭＤや、アップル、グラフコアから製造　●●●
を請け負ったのは、"ＴＳＭＣ"だ。　　　　●●●

微細化技術で世界の先頭を走ってきた同社 ◆◆◆
は、３Ｄ半導体の技術開発にも力を注ぐ。 ◆◆◆


■"放熱"などに課題
ーーーーーーーーーーーーーーーーーーー
茨城県つくば市に後工程の研究開発の機能　●●●
を設け、日本の装置・材料メーカーと協業　●●●
するのも、その戦略の一環だ。　　　　　　●●●

従来の半導体とは異なる構造を持つ、３Ｄ　●●●
半導体の製造には【日本企業が強みを持つ　●●●
《後工程の技術》がより重要になる】から　●●●
だ。　　　　　　

ＴＳＭＣだけではない。「協業で、ロード　★★★
マップを加速させよう」――。　　　　　　★★★
2021年12月、インテル幹部は都内の半導体　★★★
展示会で協力を呼びかけた。　　　　　　　★★★

半導体製造装置を手掛けるＴＯＷＡはベル　◆◆◆
ギーの半導体研究機関imec(アイメック)に　◆◆◆
封止装置を提供し、３Ｄパッケージの共同　◆◆◆
開発に取り組んでいる。　　　　　　　　　◆◆◆

３Ｄ半導体の製造には、製造装置や"材料"　★★★
に新たな技術革新も求められる。　　　　　★★★
実現の鍵を握る重要部材の一つが、複数の　★★★
チップの接続に用いる「インターポーザ」　★★★

だ。現状で接続スピード向上や、"放熱性"　◆◆◆
の改善、コスト削減、といった課題がある。◆◆◆

※（その２）《続編３》へ続く。

【クラ特許『３次元積層』関連での初夢】（その２）《続編１》

＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

【半導体、３次元積層で進化～、日経記事】《続編１》-2022-03-15

■過去50年の微細化競争で限界へ
ーーーーーーーーーーーーーーーーーーー
過去50年ほどにわたり半導体の性能向上の
主役は1つのシリコン基板上に大量回路を
小さく作り込む【微細化】だった。２年で
性能が２倍になるという「ムーアの法則」
に基づき、微細化技術は進化を続けてきた。

インテルが1971年に発表した初のCPUは素子
の数が約2300個だったのに対し米アップル
の半導体「M1」は160億個と約700万倍。
だが、2010年代に入ると"線幅が原子の大き
さに近づき"、微細化のペースは鈍っている。

■縦に積層化、横のチップ間を密接接続
ーーーーーーーーーーーーーーーーーーー
そこで注目されているのが、複数のチップ
を縦に積み重ねる３Ｄや、横に並べて接続
する技術だ。様々な機能を、別のシリコン
基板で作り分け、ブロック玩具のように組
み合わせることで、あたかも１つのチップ
であるかのように動かす。
微細化に頼らずに、半導体の機能向上を進
めることができる。

アップルが、8日発表したパソコン向けの
最上位半導体「M1 Ultra」は、横に並べた
２つのチップを相互接続して、1140億個の
素子を搭載した。

用途に応じて様々な機能の組み合わせがあ
りうる。人工知能（AI）半導体スタートア
ップの、"英グラフコア"は3日、３Ｄ技術を
用いたサーバー向け半導体を発表。AI処理
向けと電源供給向けのチップを積層して、
効率良く連携させることで従来のAI半導体
に比べ、処理性能を最大４０%、電力効率　●●●
を１６%ほど高めた。　　　　　　　　　　●●●

同社は、小さなチップを積層する方法の代
わりに、２枚のシリコン基板を縦に積み重
ねてから、チップのサイズに切り分ける最
新の製造方式を採用した。サイモン・ノウ
ルズ最高技術責任者（ＣＴＯ）はこの方式
で「10倍の接続密度を実現した」と話す。
米エネルギー省研究所でサイバーセキュリ
ティーなどの研究に利用されている。

※（その２）《続編２》へ続く。

【クラ特許『３次元積層』関連での初夢】（その２）
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

★半導体微細化の変遷、３次元積層化と
　現在の業界勢力図などをレポートした
　力作記事を見つけたので紹介します。

＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

【半導体、３次元積層で進化～、日経記事】-2022-03-15★
ーーーーーーーーーーーーーーーーーーー

◆半導体、３次元積層で進化、ＴＳＭＣなど
　微細化の限界超える　
（2022年3月14日：日経電子版）

【注】詳細内容は、上記表題で検索下さい。

◎2022年3月15日：日経・朝刊★

《はじめに》
ーーーーーーーーーーーーーーーーーーー
・パソコンや高性能サーバーに用いる先端
　半導体の開発で、複数チップを積み重ね
　て性能を高める、３次元（３Ｄ）技術の
　重要性が増している。
・「回路を小さく作り込んで"集積度を高め
　る「微細化」"」ペースが鈍る中、半導体
　の持続的な性能向上を担う。
・ＴＳＭＣ、米インテルといった半導体大 ★★★
　手や、日本の装置・材料メーカーなどが ★★★
　技術開発を競っている。 　　　　　　　★★★


■「縦に積層」で一時記憶の容量３倍に
ーーーーーーーーーーーーーーーーーーー
「３Ｄ技術を搭載した製品をお届けできる
　ことに興奮している」――。
2022年1月、米半導体大手のアドバンスト・
マイクロ・デバイス（ＡＭＤ）が世界最大
の技術見本市「ＣＥＳ」で発表したパソコ
ン向けＣＰＵに、半導体業界の注目が集ま
った。

特徴はその構造にある。通常は同じシリコ　●●●
ン基板上に形成する演算と一時記憶の機能　●●●
を、2つの別々のチップとして作り分けて　 ●●●
1つのパッケージ内で『縦に積層』した。　 ●●●

これにより一時記憶の容量を通常の３倍に
引上げ、且つ、ゲーム向けの処理性能を
従来製品に比べて15%高めた。ＡＭＤは、
３Ｄ技術をサーバー向けＣＰＵにも適用し
ていく方針だ。

※（その２）《続編１》へ続く。

＞＞６３５

3次元積層の開発、クラのホームぺージを開くと真っ先に画像が飛び出して
くる。クラが誇る技術の賜物の意味がある。
クラに開発を持ち掛けた大手企業が存在しての開発。

採用例が出れば5桁もあり得る。初春の夢としてもデカすぎる。

出来高

(屮ﾟДﾟ)屮ｶﾓｫｫｫﾝ

何となく、動意づいてきた感じがするのは私だけ。

【クラ特許『３次元積層』関連での初夢】（その１）つづき《再掲》
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

【クラ出願【成形品およびその製造方法】は凄い特許か】《続編》-2022-10-14
https://finance.yahoo.co.jp/cm/message/1004240/4240/56/98

■【詳細な説明】
【０１５０】
ーーーーーーーーーーーーーーーーーーー
　この樹脂構造体（Ｅ１６）を、めっき層
　の断面が現れるように厚み方向に切断し、
　その断面を超分解能電界放出操作顕微鏡
　（株式会社日立ハイテクノロジーズ製
　　Ｓ－４８００）にて１０００倍の倍率
　で観察した。得られた結果を【図１】に
　示す。　　　　　　　
【０１５１】
ーーーーーーーーーーーーーーーーーーー
【図１】に示すように、《めっき層１》と　●●●
　《未加工樹脂構造体部分２》との間には、●●●
　樹脂とめっき金属とが入り混じって存在　●●●
　する《界面層３》が形成されておりこの　●●●
　《界面層３》の厚みは、３μｍ～５μｍ　●●●
　であったことを確認した。
　このように、めっき金属が樹脂に入り込　★★★＠＠＠
　んだ《界面層３》を有することにより、　★★★＠＠＠
　《めっき層１》は当該界面層３と高度に　★★★＠＠＠
　密着し、結果として《未加工樹脂構造体　★★★＠＠＠
　部分２》上に強固に配置されていること　★★★＠＠＠
　がわかる。　　　　　　　　　　　　　　★★★＠＠＠

■【産業上の利用可能性】
【０１５２】
ーーーーーーーーーーーーーーーーーーー
　本発明によれば、例えば樹脂成形分野、　◆◆◆
　電子・電気分野、通信機械分野、自動車　◆◆◆
　部品製造分野、医療機器製造分野、　　　◆◆◆
　半導体製造分野などの各種技術分野に　　◆◆◆
　おいて有用である。　　　　　　　　　　◆◆◆　


＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

■■■■■■■
■所感＆展望■
■■■■■■■

・aruberutoさんが発見されイスタンブール
　さんが何回も説明投稿されている上記の

　クラ出願特許は【三次元実装デバイス】　＠＠＠
　に関するものに間違いないようです。　　＠＠＠


・【三次元実装デバイス】は、先端半導体　●●●
　メーカーがこぞって研究開発中で、現在、●●●
　もっとも旬のテーマです。　　　　　　　●●●
　
（ＴＳＭＣ、インテル、ＩＢＭ、キャノンなど）

・また、本発明は"半導体製造分野"以外の　◆◆◆
　他産業でも利用可能な技術のようであり、◆◆◆
　今後の展開がとても楽しみでなりません。◆◆◆

＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

　⇒【添付写真】はクリック拡大し参照。
　
　◎特許説明の【図１】です。
　《めっき層：１》と《樹脂構造体：２》
　　の間に入り込んだ《界面層：３》が
　　強固に密着している状況がわかる
　　１０００倍写真です。　

ーーーーーーーーーーーーーーーーーーー　　　　
【注記】
・直前の《投稿633》は添付があるため
　　"非表示"になるようです。
・【添付写真】を見るには、直接、
　　下記URLから検索下さい。

【クラ特許『３次元積層』関連での初夢】（その１）つづき
https://finance.yahoo.co.jp/cm/message/1004240/4240/77/633

＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

※（その２）に続く。

【注記】
・《投稿633》は"非表示"になるようです。
　直接、下記URLから検索下さい。

【クラ特許『３次元積層』関連での初夢】（その１）つづき
https://finance.yahoo.co.jp/cm/message/1004240/4240/77/633

【クラ特許『３次元積層』関連での初夢】（その１）
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

【クラ出願【成形品およびその製造方法】は凄い特許か】-2022-10-14
https://finance.yahoo.co.jp/cm/message/1004240/4240/56/97

◆クラ出願特許【成形品およびその製造方法】（特開2022-148955）★

※　特許情報から抜粋し、以下へ貼付。

【公開番号】特開2022-148955(P2022-148955A) ★★★
【公開日】　令和4年10月6日(2022.10.06)　　★★★
【発明の名称】『成形品およびその製造方法』

■【要約】
【課題】 パラジウム触媒やエッチング工程を
　　使用することなくめっき層が形成されて
　　おり、かつめっきによる金属層が成長し
　　た成形品において、装飾や導電路などの
　　【三次元実装デバイス】に利用した場合
　　でも、従来のＬＤＳ法を用いた場合と
　　比較し生産効率の低下を抑制し得る、
　　成形品およびその製造方法を提供すること。
【解決手段】 本発明の成形品は、めっき層、
　　およびスキン層が配置された樹脂構造体を
　　備える。ここで、樹脂構造体はノボラック
　　型フェノール樹脂を有する熱硬化性樹脂を
　　含有する。
　　本発明の成形品は、例えば【三次元実装
　　デバイス】としても利用され得る。

■【発明の効果】
【００２７】
　本発明によれば、パラジウム触媒やエッチ
　ング工程を使用することなく樹脂構造体上
　にめっき層を「所望の形態で形成」する
　ことができる。
　さらに、こうしためっき層の形成にあたり、
　ＬＤＳ法を用いる必要性から解放されるた
　め、得られる成形体の内部にＬＤＳ触媒が
　無用に残留することも回避され得る。
　本発明の成形体は、【三次元実装デバイス　★★★
　（ＭＩＤ）】としても使用することができ、★★★
　例えば限られた空間スペースに配置可能な　★★★
　種々の形態に成形された電気回路配線付き　★★★
　の樹脂成形品を提供することができる。　　★★★

※（その１）"つづき"に続く。