マイナスなんですね。

すごい記事あげてくれて、ありがとう。 注目は、記事のここ。 ーーーーーーーーーーーーーーーーーーーーーーーーーーーーー ＞背景にあるのは、先端半導体の競争軸が、微細化だけでなく先進パッケージングへと広がっていることだ。AIアクセラレータやHPC向けプロセッサでは、ロジック、HBM、I/O、アナログ、光インターコネクトなどを複数のチップレットとして組み合わせる設計が増えている。こうした構成では、IC単体の配置配線だけでなく、インターポーザ、RDL、パッケージ基板、PCB、さらには電源・熱・信号品質までを一体で最適化する必要がある。従来は個別に扱われてきた「半導体設計」「パッケージ設計」「基板設計」の境界が曖昧になり、設計ツールにも領域をまたいだ連携が求められるようになっている。 ーーーーーーーーーーーーーーーーーーーーーーーーーーーーー チップレットがいまひとつ普及しない最大の理由が、ＥＤＡがまだ無いことなんです。だから、記事にあるように、「領域をまたいだ連携」ができない。 そして、その領域をまたいだ設計ツール開発のど真ん中にいるのが図研なんです。 だから、図研が開発に成功すれば、一挙に後工程の先進パッケージングが動き出すのです。 そうすれば、図研だけでなく、チップレットの検査装置で群を抜くアドバンテストや後工程の素材メーカーもぶっ飛びます。

え！マイナスですか？

利権目的で一時的に上がったのですね。 これからは徐々に下がる。 明日朝イチ撤収します。

【　株主優待　到着　】　(年2回　100株)　 1,000円クオカード　※図柄は毎回一緒　ー。

大判振る舞いの記念配当 感謝！！！！！

買われてますね、善き善き！ あまりにも株価安すぎですものね！！

●図研のチップレットEDAは、いつごろリリースされるのか、copilotに聞いてみた。 リリースされれば、テンバガー ーーーーーーーーーーーー 「いつ頃リリースされるのか？」（公開情報からの推測） 図研は明確な発売日を公表していませんが、公開情報から推測すると： ● 最も可能性が高いタイミング：2026〜2027年 理由：2024年末の SEMICON Japan で「開発中」と明言（＝β段階前後） Synopsys 3DIC Compiler との連携は業界標準化の中心で、UCIe普及と歩調を合わせる必要がある 図研は先端パッケージング領域で“実用化直前の技術”を早期に市場投入する傾向がある（CR-8000の2.5D/3D対応も同様） → 2026〜2027年に「正式なチップレットEDAフロー」として提供される可能性が高いと推測できます（推測であり、公式発表ではありません）。

ま、気長に待ちましょ！ 成長性、安定性、財務健全と優良企業 オマケに株主優待まであり、総会過ぎか １Q決算発表後からは飛びますよ。